本文目录一览：
为什么mos管的输入电阻很高?
MOS是“金属-氧化物-半导体”的缩写，MOS电路由MOSFET（场效应管）构成，MOSFET的栅极与衬底及其他部分有绝缘层隔离，因此栅-衬间的电阻极大，而MOS电路的输入内部就是与栅极相接，所以输入阻抗高。
MOS管本身的输入电阻很高，而栅源极间电容又非常小，所以极易受外界电磁场或静电的感应而带电，而少量电荷就可在极间电容上形成相当高的电压(U=Q/C)，将管子损坏。
因为它的控制极跟半导体之间隔着一层绝缘膜，她是靠电压。
MOS管输入阻抗非常高，感应电就会让它动作，是手的感应电或手扮演了电源到G极的电阻造成的。这是mos管的特性决定的，所以MOS管的g极是不允许开路的。另外mos管怕静电，不在路的时候要把三个极短路放置才安全。
阻抗高是因为mos的结构特点。栅极是氧化物绝缘层，电阻＞10兆欧姆。NPN就不行了，阻抗很低。驱动任意同类门是胡说八道。
你看一下MOS工作的时候有没有输入电流，如果有，说明MOS管没有坏；如果没有电流，直接换管子。
mos串联电阻变小
1、串联电路中电流相等，根据欧姆定律，电压等于电流乘以电阻，同样电流下，电阻越小电压就越小，再根据功率公式，功率等于电压乘以电流，同样电流下电压越小功率就越小。
2、如果电源是理想电压源，那么电流增大，电压不变。如果电源是有内阻的，那么电流和电压都变大。这里有一个口诀“串反并同”，就是串联的元件的电源电压变化和该原件的变化想到，并联相同。推导可以根据闭合电路的欧姆定律。
3、导电沟道靠近漏极侧的沟道渐渐变宽，从而使沟道的导通电阻降低。电流大了，mos管压降增大，tsp增高，导致Q6输出电压降低。
4、应该是串起来阻值变大，并起来变小。串联电路中串联电阻的等效电阻等于各电阻之和：R总=R1+R2+R3+……+Rn ；并联电路中总电阻的倒数等于各支路电阻的倒数之和：1/R总=1/R1+1/R2+1/R3+……+1/Rn。
这个驱动mos管的电路为什么要加上拉电阻R096和下拉电阻R097呢,上拉...
1、R096是上拉。R097不是下拉.只是一个分压电阻。为MOS管打开提供一个条件。一般上拉取10K。当然还要看具体情况。 追问 可以说下mos管的工作过程吗 追答 当单片机给出一个高电平时，Mos管的门极和S极将会有一个压降。
2、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
4、如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
5、拉电阻实际就是输入电流在它上面流过展开一个工作输入电压，以便MOS工作。若无此拉电阻，电压受控元件是无法工作的，它不像普通电流受控的三极管一样，由栅流控制集电极电流。
6、三态门使能时输入时态传到输出，不使能时输出为高阻抗；又上拉电阻只存在中间三态门输出端，所以当该三态门不使能时其输出被上拉为高电平，使能时就按输入时态决定；另两个三态门不使能时输出都是被下拉为低电平。
为什么mos管的基体电阻很小?
因为发射结正偏，所以基极和发射极之间的电阻较小，基极和集发射极之间通过电容和电阻相互影响。
优化MOS管的结构和工艺。通过改变MOS管的结构和工艺，可以降低栅极电阻，提高MOS管的性能和可靠性。
电阻异常。mos管实际使用电流很小是电阻异常造成的。电阻（Resistance，通常用“R”表示），是一个物理量，在物理学中表示导体对电流阻碍作用的大小。导体的电阻越大，表示导体对电流的阻碍作用越大。
产生栅极电场，因为电场产生导致导电沟道致使漏极和源极导通，故万用表指针偏转，偏转的角度大，放电性越好。
低输入电流：MOSFET的栅极是电容性的，只需很小的电流就能充放电，因此它的输入功耗非常低。这使得MOSFET在频繁开关和高效率要求的应用中非常有优势，如电源开关、放大器等。
内阻除了可以指输入阻抗，也可能指输出阻抗，确切意义要看具体场合，所以内阻和输入阻抗的定义不完全是一回事。在 你举出的那句话——比如MOS管就是这样，内阻小，输入阻抗高——里，“内阻”就是指输出阻抗。