本文目录一览：
- 1、运放为什么要接退耦电容
- 2、电路中退藕电容位置在什么位置?大电容并小电容的原则嘛?
- 3、退耦电容有几种接法?各起什么作用?有什么好处?
- 4、什么是去耦电容?什么是旁路电容?什么是锁相环电路
- 5、去耦电容的大小一般是多大
运放为什么要接退耦电容
1、不只是高速运算放大器正负电源要加电容，运放一般都会在正负电源上加电容，这个电容叫去耦电容，起降低源阻抗、降低电源噪声、增加运放稳定性的作用，容值一般为104(0.1μF)，随工作频率的升高可以减小。
2、退耦电容。网页链接 电子电路中的干扰信号主要是通过电源回路进入放大器的信号通道，必须紧挨着芯片管脚，焊接电容器把干扰信号旁路。
3、换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。 用在退耦电路中的电容称为退耦电容也叫去耦电容，退耦电容并接于电路正负极之间，可防止电路通过电源形成的正反馈通路而引起的寄生振荡。
4、退耦是指对电源采取进一步的滤波措施，去除两级间信号通过电源互相干扰的影响。耦合常数是指耦合电容值与第二级输入阻抗值乘积对应的时间常数。
5、退耦电容：用在退耦电路中的电容称为退耦电容，退耦电容并接于电路正负极之间，可防止电路通过电源形成的正反馈通路而引起的寄生振荡。
6、退耦电容主要是用来把不一样波频的电源分开，也就是达到滤波的作用。电容的“电阻”会因波频frequency而异，因此对高频电源而言，电容的电阻会比对低频电流来的低。
电路中退藕电容位置在什么位置?大电容并小电容的原则嘛?
1、在电路中，退耦滤波电容通常被放置在电源的输入端，或者在电路的每一级节点之后，靠近单元供电位置。这样放置的目的是为了更有效地滤除电源中的杂波，以及消除电路在运行过程中产生的寄生耦合和高频杂波的影响。
2、输入耦合电容串联在输入端，输出耦合电容串联在输出端。
3、我认为应该是先大而小，先由大电容滤波，过滤不掉的再经过小电容，如果先小后大，由于大电容容抗较小，接通电源后，电流会越过小电容先到大的，可能会影响滤波效果。
4、所谓退耦，既防止前后电路网络电流大小变化时，在供电电路中所形成的电流冲动对网络的正常工作产生影响。换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。
5、．退耦电容：并接于放大电路的电源正、负极之间，防止由电源内阻形成的正反馈而引起的寄生振荡。
退耦电容有几种接法?各起什么作用?有什么好处?
1、等效串联电感ESL(Lesl)：电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。
2、并联连接：将多个电容器的正极连接在一起，负极连接在一起。这样可以增加总电容量，相当于将它们的电容值相加。串联连接：将多个电容器的正极与负极相连。这样可以减小总电容量，相当于使用倒数的方式计算总电容值。
3、退耦电容 用在退耦电路中的电容称为退耦电容，退耦电容并接于电路正负极之间，可防止电路通过电源形成的正反馈通路而引起的寄生振荡。
4、去耦：也叫退耦，主要作用有两个：去除器件之间的交流射频耦合。它能将器件的电源端上瞬间的尖峰、毛刺对地短路掉。理论上，频率越高，需要的去耦电容越小。
什么是去耦电容?什么是旁路电容?什么是锁相环电路
去耦电容－用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。旁路电容_用在有电阻连接时，接在电阻两端使交流信号顺利通过。去耦电容作用：去除在器件切换时从高频器件进入到配电网络中的RF能量。
旁路电容：用于旁路电路中的电容叫做旁路电容，用于向本地器件提供能量，使稳压器输出均匀化，降低负载的需求，尽量减少阻抗，滤除输入信号的干扰。
旁路和去耦是电子电路设计中常用的两个技术手段，旁路是指通过一个并联的辅助回路，将部分电路产生的噪声或干扰引流到地上，从而保证信号的清晰和稳定。
旁路：旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放电。去耦：去耦，又称解耦。
偏路电容：用于旁路电路中的电容叫做旁路电容，用于向本地器件提供能量，使稳压器输出均匀化，降低负载的需求，尽量减少阻抗，滤除输入信号的干扰。
在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。
去耦电容的大小一般是多大
1、可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。
2、去耦电容一般使用0.1uF电容，0805或者0603封装；极性电容使用钽电解电容，10uF/10V，3216封装；滤波电容使用1000uF/25V电容，RB.2/.4封装比较多。电容的电压主要是与使用的电源电压有关，有1倍以上的余量就行。
3、一般来说SMT的电容的自谐振点不会超过500MhZ，而0.01uF电容的自谐振点在50-150MhZ之间；而且在实际使用中引线电感及过孔的存在会进一步降低谐振点，这使得再小的电容，实际的去耦频率也不会超过300MhZ。
4、一般来说，去耦电容的容值选用0.1uF；每一个Vdd引脚对GND都需要一个去耦电容，而且就近布放在Vdd引脚旁边，与Vdd引脚的连线尽量短。
5、这个受很多因素影响，比如芯片工作需要的电流，芯片供电脚在pcb上离电源的距离等，以uc3842为例，供电脚一般外接47到100uf的电解电容，为了退耦效果好，可以再加一片10uf的mlcc。
6、频率越高越明显，高频去耦则需采用大小电容并联的方式分别对付不同频谱的噪声。